


TP4 – Pilotage de LED et mémoire

1. Sur l'architecture RTL, modifiez le module LED_driver en ajoutant une sortie end_cycle. Cette sortie vaudra 1 à la fin d'un cycle allumé/éteint de la LED RGB.



La sortie end_cycle passera à 1 à la fin d'un cycle allumé/éteint.

end_cycle recopiera end_counter quand la LED sera en OFF (onoff_state = 0) grâce à un multiplexeur. Ceci permettra de générer un 1 sur end_cycle pendant une période d'horloge à la fin de chaque cycle.

- Implémentation VHDL

Le fichier est led_driver.vhd

Le fichier led_driver a été repris de TP4 partie1 et on a rajouté la ligne de description du multiplexeur qui génère end_cycle

```

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity led_driver is
    generic (
        cible : integer := 20
    );
    Port ( clk : in STD_LOGIC;
          resetn : in STD_LOGIC;
          color_code : in STD_LOGIC_VECTOR (1 downto 0);
          update : in STD_LOGIC;
          end_cycle : out STD_LOGIC;
          led_r : out STD_LOGIC;
          led_g : out STD_LOGIC;
          led_b : out STD_LOGIC);
end led_driver;

```

```

architecture Behavioral of led_driver is
    type onoff_state is (led_on,led_off);
    signal current_onoff_state : onoff_state;
    signal next_onoff_state : onoff_state;
    signal first_on : std_logic := '0';
    type color_state is (off,rouge,bleu,vert);
    signal led_color : color_state;
    signal end_counter: std_logic:='0';

begin
    cpt: entity work.counter_unit(behavioral)
        generic map (
            cible => cible
        )
        port map (
            clk => clk,
            resetn => resetn,
            end_counter => end_counter
        );
    process(clk,resetn)
    begin
        if resetn = '0' then
            current_onoff_state <= led_off;
            first_on <= '1';
        elsif rising_edge(clk) then
            current_onoff_state <= next_onoff_state;
            first_on <= '0';
        end if ;
    end process;
end process;


```

```

-- FSM ON OFF
process(current_onoff_state, end_counter)
begin
    next_onoff_state <= current_onoff_state;
    case current_onoff_state is
        when led_off =>
            if end_counter = '1' or first_on = '1' then
                next_onoff_state <= led_on;
            end if;
        when led_on =>
            if end_counter = '1' then
                next_onoff_state <= led_off;
            end if;
        end case;
    end process;
-- LED COLOR CONTROL
process( clk, resetn)
begin
    if resetn = '0' then
        led_color <= off;
    elsif rising_edge(clk) then
        if update = '1' then
            case color_code is
                when "00" =>
                    led_color <= off;
                when "01" =>
                    led_color <= rouge;
                when "10" =>
                    led_color <= vert;
                when "11" =>
                    led_color <= bleu;
                when others =>
                    led_color <= off;
            end case;
        end if ;
    end if;
end process;
end_cycle <= end_counter when current_onoff_state = led_off else '0';
led_r <= '1' when led_color = rouge and current_onoff_state = led_on
else '0';
led_b <= '1' when led_color = bleu and current_onoff_state = led_on
else '0';
led_g <= '1' when led_color = vert and current_onoff_state = led_on
else '0';
end Behavioral;

```

Ajout du multiplexeur qui
gère le signal end_cycle



- Simulation et test bench

Le test_bench du TP4 partie 1 est repris afin de vérifier que rien n'a été cassé dans le led_driver (fichier tb_led_driver.vhd).
On rajoute à cette validation la vérification du signal end_cycle

a. Liste des signaux à vérifier

Liste des signaux d'entrée à tester : resetn, update, color_code

Liste des signaux de sortie à vérifier : led_r, led_b, led_g, **end_cycle**

Liste des signaux internes à vérifier : end_counter, led_color

Listes des états à vérifier: current_onoff_state, next_onoff_state

L'horloge clk est définie à 100Mhz

Note : les simulations ont été faite avec une cible de 20 soit un temps de comptage du compteur unitaire de 200ns

b. Déroulé de la validation et du test bench

1. Test du reset au démarrage

1.1. Les entrées seront définies comme suit :

- **resetsn = 0**
- update = 0
- color_code = 00

1.2. Les sorties seront vérifiées

- led_r = 0 , led_b = 0 , led_g = 0
- **end_cycle = 0**

1.3. Les signaux : états internes à vérifier

- led_state = 0 resetté
- end_counter = 0 : counter_unit resetté
- led_color = off : led color control initialisé à off

1.4. Sur le test bench

- on teste les 3 sorties de led : led_r=0,led_b=0, led_g=0 après $(1*(2*cible)+cible)*periode(clk)+1ns$
- on attend $cible*period + 1ns$ pour lancer la suite

2. Test du démarrage après reset

2.1. Les entrées seront définies comme suit :

- **resetsn = 1**
- update = 0
- color_code = 00

2.2. Les sorties seront vérifiées

- led_r = 0 , led_b = 0 , led_g = 0
- **end_cycle = end_counter quand current_onoff_state = led_off**

2.3. Les signaux : états internes à vérifier

- led_color est off , la LED est éteinte
- end_counter passe à 1 sur une période de clk quand le compteur_unit compte (cible -1)
- current_onoff_state = led_off/led_on à chaque fin de comptage du compteur_unit (la LED est allumée pendant $cible*period(clk)$ secondes)

2.4. Sur le test bench

- on teste les sorties de led : led_r=0,led_b=0, led_g=0 après $cible*periode(clk)+1ns$
- on attend $2*2*cible*period + 1ns$ pour lancer la suite

3. Test de chaque code couleur avec son update

les étapes 1 à 3 seront répétées pour chaque code couleur

Je ne décris ici qu'une seule séquence pour le code '01': led rouge

Etape 1 : on applique le code couleur

3.1. Les entrées seront définies comme suit :

- resetsn = 1
- **color_code = '01'**
- update = '0'

3.2. Les sorties seront vérifiées

- led_r, led_b, led_g ne changent pas de fonctionnement
- **end_cycle = end_counter quand current_onoff_state = led_off**

3.3. Les signaux : états internes à vérifier

- led_color ne change pas d'état, il reste dans l'état où il était avant le changement de code couleur
- end_counter passe à 1 sur une période de clk quand le compteur_unit compte (cible -1)
- current_onoff_state = led_off/led_on à chaque fin de comptage du compteur_unit (la LED est allumée pendant $cible*period(clk)$ secondes)

3.4. Sur le test bench

- on teste les sorties de led : led_r, led_b, led_g après 1ns: elle ne doivent pas avoir changé de comportement
- on attend $2*2*cible*period$ pour lancer la suite

4. Test de chaque code couleur avec son update

Etape 2 : on applique l'update

4.1. Les entrées seront définies comme suit :

- resetsn = 1

- `color_code = '01'`
 - **`update = '1'`**
- 4.2. Les sorties seront vérifiées
- **`led_r= 0/1`** à chaque fin de comptage du compteur_unit (la LED est allumée pendant `cible*period(clk)` secondes)
 - `led_b = '0', led_g = '0'`
 - **`end_cycle = end_counter quand current_onoff_state = led_off`**
- 4.3. Les signaux : états internes à vérifier
- **`led_color = rouge`**
 - `end_counter` passe à 1 sur une période de `clk` quand le compteur_unit compte (`cible -1`)
 - `current_onoff_state = led_off/led_on` à chaque fin de comptage du compteur_unit (la LED est allumée pendant `cible*period(clk)` secondes)
- 4.4. Sur le test bench
- on teste les sorties de led : `led_r = 1 , led_b= 0 , led_g= 0`
 - on attend `2*2*cible*period` pour lancer la suite
- 5. Test de chaque code couleur avec son update**
- Etape 3 : on relâche l'update**
- 5.1. Les entrées seront définies comme suit :
- `resetsn =1`
 - `color_code = '01'`
 - **`update = '0'`**
- 5.2. Les sorties seront vérifiées
- **`led_r= 0/1`** à chaque fin de comptage du compteur_unit (la LED est allumée pendant `cible*period(clk)` secondes)
 - `led_b = '0', led_g = '0'`
 - **`end_cycle = end_counter quand current_onoff_state = led_off`**
- 5.3. Les signaux : états internes à vérifier
- **`led_color = rouge`**
 - `end_counter` passe à 1 sur une période de `clk` quand le compteur_unit compte (`cible -1`)
 - `current_onoff_state = led_off/led_on` à chaque fin de comptage du compteur_unit (la LED est allumée pendant `cible*period(clk)` secondes)
- 5.4. Sur le test bench
- on teste les sorties de led : `led_r = 1 , led_b= 0 , led_g= 0`
 - on attend `2*2*cible*period` pour lancer la suite
- 6. Test du reset sur un code couleur rouge**
- Nous avons auparavant rallumé la Led en rouge : `color_code = '01'` puis `update = 1`
- 6.1. Les entrées seront définies comme suit :
- **`resetsn = 0`**
 - `update = 1`
 - `color_code = 01`
- 6.2. Les sorties seront vérifiées
- `led_r = 0 , led_b = 0 , led_g= 0`
 - **`end_cycle = 0`**
- 6.3. Les signaux : états internes à vérifier
- `led_state = led_off` resetté
 - `end_counter = 0 : counter_unit` resetté
 - `led_color = rouge` : led color control n'est mis à jour que par l'update, pas de reset
- 6.4. Sur le test bench
- on teste les 3 sorties de led : `led_r =0,led_b= 0 , led_g= 0` après 1ns


c. Test bench

Le fichier de test bench est `tb_led_driver.vhd`

d. Résultat des test automatiques du test_bench

```
# run 17000ns
Note: PASS : TEST reset : la led est eteinte OK
Time: 601 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST demarrage : la led est eteinte OK
Time: 802 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST code led rouge sans update : la led est eteinte OK
Time: 1603 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 1 après code led rouge : la led est rouge OK
Time: 2404 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 0 pour code led rouge : la led reste rouge OK
Time: 3204 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST code led verte sans update : la led reste rouge OK
Time: 4805 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 1 après code led verte : la led est verte OK
Time: 5606 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 0 pour code led verte : la led reste verte OK
Time: 6406 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST code led bleue sans update : la led reste verte OK
Time: 8007 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 1 après code led bleue : la led est bleue OK
Time: 8808 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 0 pour code led bleue : la led reste bleue OK
Time: 9608 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST code led off sans update : la led reste bleue OK
Time: 11209 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 1 après code led off : la led est eteinte OK
Time: 12010 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 0 pour code led off : la led reste eteinte OK
Time: 12810 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST code led rouge sans update : la led est eteinte OK
Time: 14411 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST update => 1 après code led rouge : la led est rouge OK
Time: 15212 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: PASS : TEST resetn => 0 : la led est eteinte OK
Time: 16013 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
Note: Nombre de test FAIL : 0 AUCUN TEST FAILED
Time: 16813 ns Iteration: 0 Process: /tb_led_driver/line__56 File: D:/Vivado/TP4_LED_P2/tb_led_driver.vhd
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_led_driver_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 17000ns
) launch_simulation: Time (s): cpu = 00:00:03 ; elapsed = 00:00:11 . Memory (MB): peak = 4223.285 ; gain = 0.000
|
```

e. Validation fonctionnelle



1- Test du reset: la LED est éteinte (led_r = 0 , led_b= 0 , led_g = 0)

Le compteur_unit est resetté (end_counter = 0)

La FSM (current_onoff_state) est dans l'état led_off

La couleur de led est off (led_color = off)

end_cycle reste à 0

2- Démarrage après reset: le counter_unit démarre

la FSM (current_onoff_state) bascule de led_on à led_off à chaque fin de cycle de comptage (end_counter = 1)

La LED est off (led_color = off)

end_cycle = end_counter quand current_onoff_state = led_off

3.1- On applique le code couleur rouge

Rien ne change : la led est off (led_color = off)

end_cycle = end_counter quand current_onoff_state = led_off

3.2- On applique le update à 1

La LED clignote en rouge (led_r bascule de 0 à 1 , led_color = rouge)

end_cycle = end_counter quand current_onoff_state = led_off

3.3- On applique le update à 0

La LED continue à clignoter en rouge (led_r bascule de 0 à 1 , led_color = rouge)

end_cycle = end_counter quand current_onoff_state = led_off

4.1- On applique le code couleur vert

Rien ne change : La LED continue à clignoter en rouge

end_cycle = end_counter quand current_onoff_state = led_off

4.2- On applique le update à 1

La LED clignote en vert (led_g bascule de 0 à 1 , led_color = vert)

end_cycle = end_counter quand current_onoff_state = led_off

4.3- On applique le update à 0

La LED continue à clignoter en vert (led_g bascule de 0 à 1 , led_color = vert)

end_cycle = end_counter quand current_onoff_state = led_off

5.1- On applique le code couleur bleu

Rien ne change : La LED continue à clignoter en vert

end_cycle = end_counter quand current_onoff_state = led_off

5.2- On applique le update à 1

La LED clignote en bleu (led_b bascule de 0 à 1 , led_color = bleu)

end_cycle = end_counter quand current_onoff_state = led_off

5.3- On applique le update à 0

La LED continue à clignoter en bleu (led_b bascule de 0 à 1 , led_color = bleu)

end_cycle = end_counter quand current_onoff_state = led_off

6.1- On applique le code couleur off

Rien ne change : La LED continue à clignoter en bleu

end_cycle = end_counter quand current_onoff_state = led_off

6.2- On applique le update à 1

La LED est éteinte (led_color = off)

end_cycle = end_counter quand current_onoff_state = led_off

6.3 On applique le update à 0

La LED reste éteinte (led_color = off)

end_cycle = end_counter quand current_onoff_state = led_off

7 – On rallume la LED en rouge avant d'appliquer un reset

end_cycle = end_counter quand current_onoff_state = led_off

8 – On applique un reset alors que la LED clignote en rouge

La LED s'éteint


Le compteur_unit est resetté (end_counter = 0)

La FSM (current_onoff_state) est dans l'état led_off

La couleur de led reste à rouge (led_color = rouge)

end_cycle = 0

f. Zoom sur comportement de end_cycle



1 – Au démarrage après un reset , end_cycle passe à 1 pendant une période d'horloge sur le premier passage de la FSM ONOFF de OFF à ON

2 – end_cycle repasse à 1 pendant une période d'horloge sur le prochain passage de la FSM ONOFF de OFF à ON

3 – end_cycle reste à 0 sur les passages de la FSM ONOFF de ON à OFF

• Conclusion

La sortie end_cycle a été rajoutées au module led_driver. elle passe à 1 à la fin de chaque cycle allumé/éteint de la LED

2. Modifiez la logique en entrée du module pour ajouter une FIFO. Cette FIFO doit prendre en entrée le code couleur « vert » ou « bleu » suivant l'état du bouton_1 et est connectée en sortie à l'entrée color_code du module LED_driver. La donnée est écrite dans la FIFO lorsqu'il y a un front montant du bouton_0. La donnée de la FIFO est lue lorsque le signal end_cycle du module LED_driver vaut 1

- Génération de la FIFO à partir de IP catalog

IP Catalog

Cores | Interfaces

Q

≡

⚙

⚙

⚙

⚙

⚙

⚙

Search:

Name	AXI4	Status	License	VLNV
> Kernels				
> Math Functions				
> Memories & Storage Elements				
ECC		Production	Included	xilinx.com:ip:ecc:2.0
> FIFOs				
FIFO Generator	AXI4, AXI4-Stream	Production	Included	xilinx.com:ip:fifo_generator:13.2
URAM Read Back		Production	Included	xilinx.com:ip:uram_rd_back:1.0
> Memory Interface Generators				
> RAMs & ROMs				
> RAMs & ROMs & BRAM				

Details

Name:

FIFO Generator

Version:

13.2 (Rev. 5)

Interfaces:

AXI4, AXI4-Stream

Description:

The FIFO Generator is a parameterizable first-in/first-out memory queue generator. Use it to generate resource and performance optimized FIFOs with common or independent read/write clock domains, and optional fixed or programmable full and empty flags and handshaking signals. Choose from a selection of memory resource types for implementation. Optional Hamming code based error detection and correction as well as error injection capability for system test help to insure data integrity. FIFO width and depth are parameterizable, and for native interface FIFOs, asymmetric read and write port widths are also supported.

Status:

Production

License:

Included

Change Log:

[View Change Log](#)

Vendor:

Xilinx, Inc.

VLNV:

xilinx.com:ip:fifo_generator:13.2

Repository:

D:/Xilinx/Vivado/2020.2/data/ip

la FIFO vas être générée à partir de l'IP FIFO générateur

FIFO Generator (13.2)

[Documentation](#)
[IP Location](#)
[Switch to Defaults](#)
☐ Show disabled ports

FIFO_WRITE
 full
 din[17:0]
 wr_en
FIFO_READ
 empty
 dout[17:0]
 rd_en
 clk
 srst

Component Name `led_driver_fifo`
Basic
Native Ports
Status Flags
Data Counts
Summary

Interface Type

☒ Native
☐ AXI Memory Mapped
☐ AXI Stream

 Fifo Implementation `Common Clock Block RAM`

la FIFO est générée avec une clock commune pour l'écriture et la lecture

FIFO Implementation Options

Supported Features

	Memory Type	(1)	(2)	(3)	(4)	(5)
Common Clock (CLK)	Block RAM	✓	✓		✓	✓
Common Clock (CLK)	Distributed RAM		✓			
Common Clock (CLK)	Shift Register					
Common Clock (CLK)	Built-in FIFO		✓	✓	✓	✓
Independent Clocks (RD_CLK, WR_CLK)	Block RAM	✓	✓		✓	✓
Independent Clocks (RD_CLK, WR_CLK)	Distributed RAM		✓			
Independent Clocks (RD_CLK, WR_CLK)	Built-in FIFO		✓	✓	✓	✓

(1) Non-symmetric aspect ratios (different read and write data widths)

(2) First-Word Fall-Through

(3) Uses Built-in FIFO primitives

(4) ECC support

(5) Dynamic Error Injection

FIFO Generator (13.2)

[Documentation](#)
[IP Location](#)
[Switch to Defaults](#)
☐ Show disabled ports

FIFO_WRITE
 full
 din[1:0]
 wr_en
FIFO_READ
 empty
 dout[1:0]
 rd_en
 clk
 srst

Component Name `led_driver_fifo`
Basic
Native Ports
Status Flags
Data Counts
Summary

Read Mode

☒ Standard FIFO
☐ First Word Fall Through

Data Port Parameters

Write Width `2` `1,2,3,...1024`
 Write Depth `32` Actual Write Depth: 32
 Read Width `2`
 Read Depth `32` Actual Read Depth: 32

le Bus d'entrée et sortie est sur 2 bits (taille de color_code)
on pourra stocker 32 données

ECC, Output Register and Power Gating Options

☐ ECC `Hard ECC` ☐ Single Bit Error Injection ☐ Double Bit Error Injection
☐ ECC Pipeline Reg ☐ Dynamic Power Gating
☐ Output Registers `Embedded Registers`

Initialization

☒ Reset Pin
 Reset Type `Synchronous Reset`
 Full Flags Reset Value `0`
☒ Dout Reset Value `0` (Hex)

le reset est synchrone

la sortie sera à 0 lors du reset

Read Latency: 1


☐ Show disabled ports
Component Name `led_driver_fifo`

Basic	Native Ports	Status Flags	Data Counts	Summary
-------	--------------	--------------	-------------	---------

Block RAM resource(s) (18K BRAMs): 1
 Block RAM resource(s) (36K BRAMs): 0

Clocking Scheme	Common Clock
Memory Type	Block RAM
Model Generated	Behavioral Model
Write Width	2
Write Depth	32
Read Width	2
Read Depth	32
Almost Full/Empty Flags	Not Selected/Not Selected
Programmable Full/Empty Flags	Not Selected/Not Selected
Data Count Outputs	Not Selected
Handshaking	Not Selected
Read Mode / Reset	Standard FIFO / Synchronous
Read Latency (From Rising Edge of Read Clock)	1

L'IP a été créée, les fichiers d'instanciation sont disponibles

Scope

Sources

?

—

□

✎

IP (1)

led_driver_fifo (14)

Instantiation Template (2)

led_driver_fifo.vho

led_driver_fifo.vco

Synthesis (4)

Simulation (2)

Change Log (1)

led_driver_fifo.dcp

led_driver_fifo_sim_netlist.v

led_driver_fifo_sim_netlist.vhdl

led_driver_fifo_stub.v

led_driver_fifo_stub.vhdl

Hierarchy

IP Sources

Libraries

Compile Order

led_driver_fifo.vho

led_driver.vhd

tb_led_driver_behav.wcfg

top_led_driver.vhd

IP Catalog

d:/Vivado/led_fifo/gen/sources_1/ip/led_driver_fifo/led_driver_fifo.vho

Q

📁

↶

↷

✂

📄

📁

✕

//

🔍


💡

```

52 -- The following code must appear in the VHDL architecture header.
53
54 ----- Begin Cut here for COMPONENT Declaration ----- COMP_TAG
55 COMPONENT led_driver_fifo
56   PORT (
57     clk : IN STD_LOGIC;
58     srst : IN STD_LOGIC;
59     din : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
60     wr_en : IN STD_LOGIC;
61     rd_en : IN STD_LOGIC;
62     dout : OUT STD_LOGIC_VECTOR(1 DOWNTO 0);
63     full : OUT STD_LOGIC;
64     empty : OUT STD_LOGIC
65   );
66 END COMPONENT;
67 -- COMP_TAG_END ----- End COMPONENT Declaration -----
68
69 -- The following code must appear in the VHDL architecture
70 -- body. Substitute your own instance name and net names.
71
72 ----- Begin Cut here for INSTANTIATION Template ----- INST_TAG
73 your_instance_name : led_driver_fifo
74   PORT MAP (
75     clk => clk,
76     srst => srst,
77     din => din,
78     wr_en => wr_en,
79     rd_en => rd_en,
80     dout => dout,
81     full => full,
82     empty => empty
83   );
84 -- INST_TAG_END ----- End INSTANTIATION Template -----

```

- Architecture du top_led_driver avec la FIFO



- 1- L'entrée de la FIFO est connectée au décodage de l'appui sur le btn1 grâce au signal color_code_in
 - 2- La donnée din est écrite sur les front montants du btn0: wr_en = btn0_rise
 - 3- la sortie de la FIFO contrôle le code couleur du led_driver
 - 4- la lecture de la FIFO est faite à chaque fin de cycle: rd_en= end_cycle
 - 5- **Le signal end_cycle active la lecture de la fifo avec une latence de 1 , le signal color_code_out sera mis à jour 1 coup d'horloge plus tard.**
 - si le signal end_cycle contrôle aussi la mise à jour du led_driver. La couleur de sortie va être mise à jour avant que la fifo soit lue. il y a un retard d'un cycle d'affichage avant de mettre à jour le LED avec la valeur lue sur la fifo
 - si le signal end_cycle est décalé d'un coup d'horloge avant de faire l'update du led_driver, la couleur de la LED sera bien mise à jour avec la valeur lue sur la fifo sans le retard d'un cycle d'allumage. Par contre lors du changement de couleur, le cycle d'allumage aura déjà commencé avec la valeur précédente avant que la fifo soit lue et le couleur de led mise à jour : il y aura un créneau large d'une période de clock au début de chaque cycle d'affichage qui aura la couleur précédente avant que celle-ci soit mise à jour.
- Solution pour avoir un passage de couleur propre : décaler la lecture de la fifo sur la détection du cycle on/off et mettre à jour le led_driver sur la détection du cycle off/on; Ceci permet de se faire avant que le led_driver soit mis à jour**

Note : les signaux full et empty de la FIFO ne sont pas utilisés dans cette architecture. Le signal empty sera juste contrôlé en simulation lors de l'écriture dans la FIFO pour vérifier que celle ci est bien écrite

- Implémentation du VHDL

Code du led_driver.vhd mis à jour

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity led_driver is
    generic (
        cible : integer := 20
    );
    Port ( clk : in STD_LOGIC;
          resetn : in STD_LOGIC;
          color_code : in STD_LOGIC_VECTOR (1 downto 0);
          update : in STD_LOGIC;
          end_cycle_offon : out STD_LOGIC;
          end_cycle_onoff : out std_logic;
          led_r : out STD_LOGIC;
          led_g : out STD_LOGIC;
          led_b : out STD_LOGIC);
end led_driver;

architecture Behavioral of led_driver is
    type onoff_state is (led_on,led_off);
    signal current_onoff_state : onoff_state;
    signal next_onoff_state : onoff_state;
    signal first_on : std_logic := '0';
    type color_state is (off,rouge,bleu,vert);
    signal led_color : color_state;
    signal end_counter: std_logic:='0';
    signal test : std_logic ;
begin
    cpt: entity work.counter_unit(behavioral)
        generic map (
            cible => cible
        )
        port map (
            clk => clk,
            resetn => resetn,
            end_counter => end_counter
        );
    process(clk,resetn)
    begin
        if resetn = '0' then
            current_onoff_state <= led_off;
            first_on <= '1';
        elsif rising_edge(clk) then
            current_onoff_state <= next_onoff_state;
            first_on <= '0';
        end if ;
    end process;
end process;
```

```

-- FSM ON OFF
process(current_onoff_state, end_counter)
begin
    next_onoff_state <= current_onoff_state;
    case current_onoff_state is
        when led_off =>
            if end_counter = '1' or first_on = '1' then
                next_onoff_state <= led_on;
            end if;
        when led_on =>
            if end_counter = '1' then
                next_onoff_state <= led_off;
            end if;
        end case;
    end process;

```

```

-- LED COLOR CONTROL

```

```

process( clk, resetn)
begin
    if resetn = '0' then
        led_color <= off;
    elsif rising_edge(clk) then
        if update = '1' then
            case color_code is
                when "00" =>
                    led_color <= off;
                when "01" =>
                    led_color <= rouge;
                when "10" =>
                    led_color <= vert;
                when "11" =>
                    led_color <= bleu;
                when others =>
                    led_color <= off;
            end case;
        end if ;
    end if;
end process;

```

- modification du nom du signal
 end_cyle pour end_cycle_offon
 - ajout du signal end_cycle_onoff

```

end process;

```

```

test <='1';
end_cycle_offon <= end_counter when current_onoff_state = led_off else '0';
end_cycle_onoff <= end_counter when current_onoff_state = led_on else '0';
led_r <= '1' when led_color = rouge and current_onoff_state = led_on
    else '0';
led_b <= '1' when led_color = bleu and current_onoff_state = led_on
    else '0';
led_g <= '1' when led_color = vert and current_onoff_state = led_on
    else '0';

```

```

end Behavioral;

```

Le fichier est top_led_driver.vhd

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
entity top_led_driver is
    generic (
        cible : integer := 2000000000
    );
    port (
        clk      : in std_logic;
        resetn   : in std_logic;
        btn0     : in std_logic;
        btn1     : in std_logic;
        led0_r   : out std_logic;
        led0_b   : out std_logic;
        led0_g   : out std_logic
    );
end top_led_driver;


architecture behavioral of top_led_driver is
    signal color_code_in : STD_LOGIC_VECTOR (1 downto 0) := "00";
    signal color_code_out : STD_LOGIC_VECTOR (1 downto 0) := "00";
    signal btn0_old : std_logic := '0';
    signal btn0_rise : std_logic := '0';
    signal full : std_logic := '0';
    signal empty : std_logic := '0';
    signal reset : std_logic := '0';
    signal end_cycle_onoff : std_logic := '0';
    signal end_cycle_offon : std_logic := '0';

    component led_driver_fifo
    port (
        clk      : in std_logic;
        srst     : in std_logic;
        din      : in std_logic_vector(1 downto 0);
        wr_en    : in std_logic;
        rd_en    : in std_logic;
        dout     : out std_logic_vector(1 downto 0);
        full     : out std_logic;
        empty    : out std_logic
    );
    end component;

begin
    led_driver: entity work.led_driver(behavioral)
        generic map (
            cible => cible
        )
        port map (
            clk => clk,
            resetn => resetn,
            color_code => color_code_out,
            update => end_cycle_offon,
            end_cycle_offon => end_cycle_offon,
            end_cycle_onoff => end_cycle_onoff,
            led_r  => led0_r,
            led_g  => led0_g,
            led_b  => led0_b
        );
```

déclaration de la fifo
led_driver_fifo

Appel de led_driver
et connexion des signaux
d'entrée sortie



- Validation et test bench

- a. Liste des signaux à vérifier

Liste des signaux d'entrée à tester : resetn, btn0, btn1

Liste des signaux de sortie à vérifier : led_r, led_b, led_g

Liste des signaux internes à vérifier : color_code_in, color_code_out, end_cycle_offon, end_cycle_onoff, btn0_rise, led_driver: led_color

Listes des états à vérifier: led_driver: current_onoff_state

L'horloge clk est définie à 100Mhz

Note : les simulations ont été faite avec une cible de 20 soit un temps de comptage du compteur unitaire de 200ns

- b. Déroulé de la validation et du test bench

Le but de cette validation est d'enregistrer une séquence de couleur dans la fifo et vérifier que la LED clignote bien avec cette même séquence en sortie

1. Test du reset au démarrage

1.1. Les entrées seront définies comme suit :

- **resetn = 0**
- btn0 = 0
- btn1 = 0

1.2. Les sorties seront vérifiées

- led_r = 0 , led_b = 0 , led_g= 0

1.3. Les signaux : états internes à vérifier

- color_code_in = '11' (valeur pour btn1 =0)
- color_code_out = 0 (fifo resetté à zéro)
- end_cycle_onoff = 0
- end_cycle_offon = 0
- btn0_rise = 0
- led_driver: led_color = off lors du reset

- led_driver: current_onoff_state = led_off resetté
- 1.4. Sur le test bench
- on teste les 3 sorties de led : led_r=0, led_b= 0, led_g= 0 après $(1*(2*cible)+cible)*periode(clk)+1ns$
 - on attend cible*period + 1ns pour lancer la suite
2. **Test du démarrage après reset**
- 2.1. Les entrées seront définies comme suit :
- **resetn = 1**
 - btn0 = 0
 - btn1 = 0
- 2.2. Les sorties seront vérifiées
- led_r = 0 , led_b = 0 , led_g= 0
- 2.3. Les signaux : états internes à vérifier
- color_code_in = '11' (valeur pour btn1 =0)
 - color_code_out = 0
 - **end_cycle_onoff passe à 1 sur la transitions on vers off de la fsm onoff sur une periode de clk toutes les $2*cible*periode(clk)$**
 - **end_cycle_offon passe à 1 sur la transitions off vers on de la fsm onoff sur une periode de clk toutes les $2*cible*periode(clk)$**
 - btn0_rise = 0
 - led_driver: led_color = off
 - **led_driver: current_onoff_state = led_off/led_on à chaque fin de comptage du compteur_unit (la LED est allumée pendant cible*period(clk) secondes)**
- 2.4. Sur le test bench
- on teste les 3 sorties de led : led_r=0, led_b= 0, led_g= 0 après cible*periode(clk)+1ns
 - on attend cible*period + 1ns pour lancer la suite
3. **Enregistrement et lecture d'une séquence**
- 3.1. Les entrées seront définies comme suit :
- resetn = 0
 - **btn0 = 0/1/0 entre chaque changement de valeur de btn1 pour charger la fifo (l'appui sur le btn0 durera une periode d'horloge)**
 - **btn1 suivra cette séquence : 1/0/1/0/0/1/0/1/1/0/1/0/1 ce qui correspond à**
V/B/V/B/B/V/B/V/V/B/V/B/V
- 3.2. Les sorties seront vérifiées
- led_r = 0 ,
 - **led_b = 0/1 quand la sortie de la fifo sera color_code_out = '11' sinon 0**
 - **led_g= 0/1 quand la sortie de la fifo sera color_code_out = '01' sinon 0**
- 3.3. Les signaux : états internes à vérifier
- **color_code_in suivra la séquence de programmation**
 - **color_code_out sa valeur suivra la séquence avec une mise à jour toutes les $2*cible*periode(clk)$ sur end_cycle**
 - end_cycle_onoff et end_cycle_offon passent à 1 sur une periode de clk toutes les $2*cible*periode(clk)$ chacun décalés de cible*periode(clk)
 - **btn0_rise détectera l'appui sur el bouton est passera à 1 sur une periode d'horloge après l'appui sur btn0**
 - **led_driver: led_color suivra la valeur du color_code_out sur end_cycle_offon**
 - led_driver: current_onoff_state = led_off/led_on à chaque fin de comptage du compteur_unit (la LED est allumée pendant cible*period(clk) secondes)
- 3.4. Sur le test bench
- on déclare une sequence (vert/bleu) dans un tableau
 - process 1 : une boucle parcourt le tableau de séquence et actionne btn1 suivant la valeur dans le tableau de séquence puis on simule un appui sur btn 0 pour écrire dans la fifo.
 - process 2 : on attend le premier changement de couleur selon ce qui est prévu dans le tableau de séquence. Puis on vérifie toutes les $2*cycle*period(clk)$ que les sorties de LED sont conforme a la séquence définie.
 - note: il faut faire deux process car le déroulement des écritures et des lectures dans la fifo ne sont pas séquentiels mais dépendent de deux temporisations différentes.

- on attend la fin de la lecture de la séquence pour lancer la suite

4. Test du reset en fin de séquence

4.1. Les entrées seront définies comme suit :

- **resetn = 0**
- btn0 = 0
- btn1 = 0

4.2. Les sorties seront vérifiées

- led_r = 0 , led_b = 0 , led_g= 0

4.3. Les signaux : états internes à vérifier

- color_code_in = '10' (valeur pour btn1 =1)
- color_code_out = 0 (fifo resetté à zéro)
- end_cycle_onoff = 0 et end_cycle_offon = 0
- btn0_rise = 0
- led_driver: led_color = vert reste sur la dernière couleur de la séquence
- led_driver: current_onoff_state = led_off resetté

4.4. Sur le test bench

- on teste les 3 sorties de led : led_r=0,led_b= 0, led_g= 0 après periode(clk)+1ns
- on attend 2*cible*period +1ns pour lancer la suite

5. Test du démarrage après reset

5.1. Les entrées seront définies comme suit :

- **resetn = 1**
- btn0 = 0
- btn1 = 1

5.2. Les sorties seront vérifiées

- led_r = 0 , led_b = 0 , led_g= 0

5.3. Les signaux : états internes à vérifier

- color_code_in = '10' (valeur pour btn1 =1)
- color_code_out = 0
- **end_cycle_onoff passe à 1 sur la transitions on vers off de la fsm onoff sur une periode de clk toutes les 2*cible*periode(clk)**
- **end_cycle_offon passe à 1 sur la transitions off vers on de la fsm onoff sur une periode de clk toutes les 2*cible*periode(clk)**
- btn0_rise = 0
- led_driver: led_color = off
- **led_driver: current_onoff_state = led_off/led_on à chaque fin de comptage du compteur_unit (la LED est allumée pendant cible*period(clk) secondes)**

5.4. Sur le test bench

- on teste les 3 sorties de led : led_r=0,led_b= 0, led_g= 0 après cible*periode(clk)+1ns
- le test est fini


c. Résultat du test bench

le fichier de test bench est tb_top_led_driver.vhd

le check automatique vérifie que la séquence écrite est bien affichée sur la LED

```
# run 17000ns
Note: PASS : TEST reset : la led est eteinte OK
Time: 601 ns Iteration: 0 Process: /tb_top_led_driver/line__79 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS : TEST démarrage : la led est eteinte OK
Time: 802 ns Iteration: 0 Process: /tb_top_led_driver/line__79 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED verte allumée pour le cycle 0
Time: 1395 ns Iteration: 3 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED bleue allumée pour le cycle 1
Time: 1796 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED verte allumée pour le cycle 2
Time: 2197 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED bleue allumée pour le cycle 3
Time: 2598 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED bleue allumée pour le cycle 4
Time: 2999 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED verte allumée pour le cycle 5
Time: 3400 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED bleue allumée pour le cycle 6
Time: 3801 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED verte allumée pour le cycle 7
Time: 4202 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED verte allumée pour le cycle 8
Time: 4603 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED bleue allumée pour le cycle 9
Time: 5004 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED verte allumée pour le cycle 10
Time: 5405 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED bleue allumée pour le cycle 11
Time: 5806 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS LED verte allumée pour le cycle 12
Time: 6207 ns Iteration: 0 Process: /tb_top_led_driver/line__137 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS : TEST reset : la led est eteinte OK
Time: 7420 ns Iteration: 0 Process: /tb_top_led_driver/line__79 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: PASS : TEST démarrage : la led est eteinte OK
Time: 8022 ns Iteration: 0 Process: /tb_top_led_driver/line__79 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
Note: Nombre de test FAIL : 0 AUCUN TEST FAILED
Time: 8423 ns Iteration: 0 Process: /tb_top_led_driver/line__79 File: D:/Vivado/TP4_LED_P2/tb_top_led_driver.vhd
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_top_led_driver_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 17000ns
launch_simulation: Time (s): cpu = 00:00:02 ; elapsed = 00:00:10 . Memory (MB): peak = 1196.859 ; gain = 5.785
```

- Validation fonctionnelle



1-Test du reset: la LED est éteinte (led_r = 0 , led_b= 0 , led_g = 0)

La FSM (current_onoff_state)est dans l'état led_off

La couleur de led est off (led_color = off)

L'entrée de la fifo color_code_in est confirme ai niveau sur btn 1 (btn1 = 0 => color_code_in = "11")

La sortie de la fifo color_code_out est à zéro

Le led_driver est resetté : end_cycle_onoff = 0 et end_cycle_offon = 0

Les registres sont resetté btn0_rise = 0

2- Démarrage après reset: le counter_unit démarre

la FSM(current_onoff_state) bascule de led_on à led_off à chaque fin de cycle de comptage (end_counter = 1)

La LED est off (led_color = off)

3-Ecriture dans la fifo

La séquence est déroulé sur btn1

btn0 passe à 1 à chaque séquence

Le code couleur color_code_in en entrée de la fifo est mis à jour.

le signal empty de la fifo passe à 0 en début d'écriture pour signaler que la fifo contient bien des données

4-Lecture de la fifo

La lecture est activé pas le signal end_cycle_onoff tous les 2 cycles de end_counter

La séquence est déroulée sur la sortie de la fifo color_code_out

Le led_driver est mis à jour sur end_cycle_offon

La LED s'éclaire selon la couleur de la séquence

5-Fin de lecture

En fin de séquence la fifo est vide (empty = 1)

La sortie de la fifo reste sur la dernière donnée de la séquence (btn1 = 1, LED verte)

La LED continue de clignoter en vert

6-Reset

La LED s'éteint

La fifo est resettée (color_code_out = 0)

Le compteur de cycle est resetté (end_counter = 0)

Le led_driver est resetté (end_cycle = 0)


Le signal led_color n'est pas mis à zéro car il n'est pas resetté par le signal resetn

7- Redémarrage après reset

Le compteur de cycle redémarre $end_counter = 1$ toutes les fin de cycle de comptage et $end_cycle = 1$ tous les 2 cycles de comptage

La LED est éteinte . Le signal led_color qui contrôle la couleur de la LED passe à OFF car au premier update le LED_driver la sortie de la fifo est à 0 $color_code_out = 00$ donc $led_color = OFF$

- Validation écriture de la fifo



L'appui sur les boutons btn 0 et btn1 se fait de manière asynchrone

Lors d'un front montant sur btn0 , $btn0_rise$ passe à 1 sur une période d'horloge

L'écriture dans la fifo est faite une période d'horloge après le write enable en = $btn0_rise$, à ce moment là $empty = 0$ indiquant que la fifo n'est pas vide.



la fifo se remplit avec la séquence définie à chaque appui sur btn0 ($btn0_rise = 1$)

on retrouve bien sur le signal $color_code_in$ la séquence prévue dans le test bench

2/3/2/3/3/2/3/2/2/3/2/3/2

V/B/V/B/V/B/V/V/B/V/B/V

- Validation lecture de la fifo et drive de la LED



- 1- Au démarrage : end_cycle_onoff passe à 1 sur la première transition off_on mais la fifo est vide à ce moment-là. Le sortie de la fifo est à 0 , le LED est éteinte
- 2- La première lecture du premier élément stocké dans la fifo intervient au prochain cycle (au prochain end_cycle_onoff = 1)
La sortie de la fifo donne le premier élément l de la séquence stocké color_code_out = 01 pour la couleur verte.
La LED passe ne vert quand end_cycle_offon passe à 1
- 3- Zoom sur une lecture :
La lecture est activée quand end_cycle_onoff passe à 1.
end_cycle_onoff passe à 1 lors du changement de cycle : current_onoff_state de led_on vers led_off
La sortie de la fifo prend alors la valeur stockée suivante. color_code_out change de valeur sur la période d'horloge suivante en raison de la latence à 1 de la fifo.
La mise à jour du led_driver est activée par end_cycle_offon . end_cycle_offon passe à 1 lors du changement de cycle : current_onoff_state de led_off vers led_ofn,
La couleur de la LED est alors mise à jour.
- 4- La lecture du dernier élément de la séquence est indiqué par le signal empty = 1
La sortie de la fifo indique le dernier élément de la séquence color_code_out = 01.
Ensuite pour les prochaines commandes de lecture (end_cycle = 1) la sortie de la fifo indiquera toujours ce dernier élément. La LED continue de clignoter en vert
Check de la séquence lue : on retrouve bien sur le signal color_code_out la séquence prévue dans le test bench
2/3/2/3/3/2/3/2/3/2/3/2
V/B/V/B/V/B/V/V/B/V/B/V

5. Réalisez une synthèse et étudiez le rapport de synthèse, les ressources utilisées doivent correspondre à votre schéma RTL.

- Définition du fichier de contraintes

```
# PL System Clock
set_property -dict {PACKAGE_PIN H16 IOSTANDARD LVCMOS33} [get_ports clk]
create_clock -period 8.000 -name sys_clk_pin -waveform {0.000 4.000} -add [get_ports clk]

# RGB LEDs
set_property -dict {PACKAGE_PIN L15 IOSTANDARD LVCMOS33} [get_ports led0_b]
set_property -dict {PACKAGE_PIN G17 IOSTANDARD LVCMOS33} [get_ports led0_g]
set_property -dict {PACKAGE_PIN N15 IOSTANDARD LVCMOS33} [get_ports led0_r]
#set_property -dict { PACKAGE_PIN G14 IOSTANDARD LVCMOS33 } [get_ports { led1_b }]; #IO_0_35 Sch=led1_b
#set_property -dict { PACKAGE_PIN L14 IOSTANDARD LVCMOS33 } [get_ports { led1_g }]; #IO_L22P_T3_AD7P_35 Sch=led1_g
#set_property -dict { PACKAGE_PIN M15 IOSTANDARD LVCMOS33 } [get_ports { led1_r }]; #IO_L23N_T3_35 Sch=led1_r

# Buttons
set_property -dict {PACKAGE_PIN D20 IOSTANDARD LVCMOS33} [get_ports btn0]
set_property -dict {PACKAGE_PIN D19 IOSTANDARD LVCMOS33} [get_ports btn1]

## User Digital I/O Header J1
set_property -dict {PACKAGE_PIN L19 IOSTANDARD LVCMOS33} [get_ports resetn]
#set_property -dict { PACKAGE_PIN M19 IOSTANDARD LVCMOS33 } [get_ports { user_dio[2] }]; #IO_L7P_T1_AD2P_35 Sch=user_dio[2]
```

La fréquence de l'horloge sur la carte est de 125Mhz soit une période de 8ns.

le signal de resetn est routé sur un user_io[1] pour pouvoir être connecté à une alimentation sur la carte

- Résultat de la synthèse

Start RTL Component Statistics

Detailed RTL Component Info :

+---Adders :

2 Input	28 Bit	Adders := 1
---------	--------	-------------

+---Registers :

28 Bit	Registers := 1
2 Bit	Registers := 1
1 Bit	Registers := 4

+---Muxes :

2 Input	28 Bit	Muxes := 1
4 Input	2 Bit	Muxes := 1
2 Input	2 Bit	Muxes := 1
2 Input	1 Bit	Muxes := 2

Finished RTL Component Statistics

1 additionneur du counter_unit sur 28 bits

1 registre 28 bits pour la cible du counter_unit
1 registre 1 bit pour la machine d'état onoff,
2 registres 1 bit pour la gestion de front montant de btn0
1 registre pour le décalage du end_cycle
1 registres pour le premier cycle on first_on

1 mux 28 bits pour le counter_unit
1 mux 2 bits 4 entrées pour le décodeur de code couleur
1 mux 2 bit 2 entrées pour le codage du code couleur
2 mux 1 bit 2 entrées pour la machine d'état onoff

Report BlackBoxes:

	BlackBox name	Instances
1	led_driver_fifo	1

Report Cell Usage:

	Cell	Count
1	led_driver_fifo	1
2	BUFG	1
3	CARRY4	7
4	LUT1	2
5	LUT2	2
6	LUT3	3
7	LUT4	27
8	LUT5	2
9	LUT6	1
10	FDCE	31
11	FDPE	1
12	LD	2
13	IBUF	4
14	OBUF	3

Report Cell Usage:

	Cell	Count
1	led_driver_fifo	1
2	BUFG	1
3	CARRY4	7
4	LUT1	2
5	LUT2	1
6	LUT3	3
7	LUT4	29
8	LUT5	3
9	LUT6	3
10	FDCE	32
11	FDPE	2
12	IBUF	4
13	OBUF	3

1 led_driver_fifo

1 BUFG : 1 buffer d'horloge

7 CARRY4 : 7 additionneurs de 4 bits pour le compteur 28 bits

2 LUT 1 1 inverseur pour le resetn

1 inverseur pour le décodage du btn1 sur l'entrée de la fifo : fifo_in[0] = not btn1

1 LUT 2 1 LUT2 pour la logique de détection du front montant sur btn0

3 LUT3 3 LUT3 pour la combinatoire des signaux de Led

29 LUT4: 21 LUT4 pour le compteur 28 bits

5 LUT4 pour la logique sur la machine d'état onoff

3 LUT4 pour gérer la couleur de led

3 LUT5: 3 LUT5 pour la logique sur la machine d'état onoff

3 LUT6 1 LUT6 pour la logique sur la machine d'état onoff

2 LUT6 pour gérer la couleur de led

32 FDCE 28 registres pour le compteur

2 registres pour la détection du front montant de btn0

2 registres pour gérer la couleur de led


2 FDPE 1 registre pour la machine d'état onoff qui vient contrôler la couleur de la LED

1 registre FDPE pour le signal first_on

4 IBUF 4 buffers d'entrée pour les 4 entrées clk, resetn, btn0 et btn 1

3 OBUF 3 buffers de sortie pour les 3 sorties de contrôle de la LED : led_r, led_g, led_b

- Identification des blocs sur le schéma implémenté



- Implémentation / rapport de timings

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 2,488 ns	Worst Hold Slack (WHS): 0,009 ns	Worst Pulse Width Slack (WPWS): 2,750 ns
Total Negative Slack (TNS): 0,000 ns	Total Hold Slack (THS): 0,000 ns	Total Pulse Width Negative Slack (TPWS): 0,000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 4092	Total Number of Endpoints: 4076	Total Number of Endpoints: 2309

All user specified timing constraints are met.

Le design respecte les contraintes de timings pour une horloge à 125Mhz.

Il n'y a pas de violation de setup et de hold TNS = 0 et THS= 0.

Max Delay Paths

```

Slack (MET) : 2.488ns (required time - arrival time)
Source: <hidden>
(rising edge-triggered cell FDRE clocked by sys_clk_pin {rise@0.000ns fall@4.000ns period=8.000ns})
Destination: <hidden>
(rising edge-triggered cell SRL16E clocked by sys_clk_pin {rise@0.000ns fall@4.000ns period=8.000ns})
Path Group: sys_clk_pin
Path Type: Setup (Max at Slow Process Corner)
Requirement: 8.000ns (sys_clk_pin rise@8.000ns - sys_clk_pin rise@0.000ns)
Data Path Delay: 5.262ns (logic 1.148ns (21.818%) route 4.114ns (78.182%))
Logic Levels: 4 (LUT2=1 LUT5=1 LUT6=2)
Clock Path Skew: -0.171ns (DCD - SCD + CPR)
Destination Clock Delay (DCD): 4.851ns = ( 12.851 - 8.000 )
Source Clock Delay (SCD): 5.312ns
Clock Pessimism Removal (CPR): 0.290ns
Clock Uncertainty: 0.035ns ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
Total System Jitter (TSJ): 0.071ns
Total Input Jitter (TIJ): 0.000ns
Discrete Jitter (DJ): 0.000ns
Phase Error (PE): 0.000ns

```

Location	Delay type	Incr(ns)	Path(ns)	Netlist Resource(s)
(clock sys_clk_pin rise edge)				
		0.000	0.000 r	
H16		0.000	0.000 r	clk (IN)
	net (fo=0)	0.000	0.000	clk
H16	IBUF (Prop_ibuf_I_O)	1.457	1.457 r	clk_IBUF_inst/O
	net (fo=1, routed)	2.076	3.533	clk_IBUF
BUFGCTRL_X0Y16	BUFG (Prop_bufg_I_O)	0.101	3.634 r	clk_IBUF_BUFG_inst/O
	net (fo=1825, routed)	1.678	5.312	<hidden>
SLICE_X18Y48	FDRE		r	<hidden>
SLICE_X18Y48	FDRE (Prop_fdre_C_Q)	0.456	5.768 f	<hidden>
	net (fo=159, routed)	0.829	6.597	<hidden>
SLICE_X19Y45	LUT2 (Prop_lut2_I1_O)	0.124	6.721 r	<hidden>
	net (fo=8, routed)	1.119	7.840	<hidden>
SLICE_X21Y48	LUT6 (Prop_lut6_I1_O)	0.124	7.964 r	<hidden>
	net (fo=7, routed)	1.197	9.162	<hidden>
SLICE_X23Y34	LUT5 (Prop_lut5_I3_O)	0.118	9.280 f	<hidden>
	net (fo=3, routed)	0.504	9.783	<hidden>

Le chemin critique est dans l'ila

Note: les résultat sur les timings sont toujours contraints par l'ILA. J'ai refait une implementation sans ILA afin de voir les timings et le chemin critique du design

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 3,055 ns	Worst Hold Slack (WHS): 0,188 ns	Worst Pulse Width Slack (WPWS): 3,500 ns
Total Negative Slack (TNS): 0,000 ns	Total Hold Slack (THS): 0,000 ns	Total Pulse Width Negative Slack (TPWS): 0,000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 92	Total Number of Endpoints: 92	Total Number of Endpoints: 61

All user specified timing constraints are met.

Le chemin critique sans ILA est dans le compteur_unit

Summary

Name	Path 1			
Slack	3.055ns			
Source	led_driver/cpt/q_counter_reg[14]/C (rising edge-triggered cell FDCE clocked by sys_clk_pin (rise@0.000ns fall@4.000ns period=8.000ns))			
Destination	fifo/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.mem/gbm.gbm.gbmga.ngecc.bmg/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[0].ram.r/prim_noinit.ram.DEV			
Path Group	sys_clk_pin			
Path Type	Setup (Max at Slow Process Corner)			
Requirement	8.000ns (sys_clk_pin rise@8.000ns - sys_clk_pin rise@0.000ns)			
Data Path Delay	4.482ns (logic 1.014ns (22.624%) route 3.468ns (77.376%)) 8.000ns (sys_clk_pin rise@8.000ns - sys_clk_pin rise@0.000ns)			
Logic Levels	4 (LUT3=1 LUT4=2 LUT5=1)			
Clock Path Skew	0.015ns			
Clock Un...rtainty	0.035ns			
Source Clock Path				
Delay Type	Incr (ns)	Path ...	Location	Netlist Resource(s)
(clock sys_clk_pin rise edge)	(r) 0.000	0.000		
	(r) 0.000	0.000	Site: H16	clk
net (fo=0)	0.000	0.000		clk
IBUF (Prop_ibuf I_O)	(r) 1.457	1.457	Site: H16	clk_IBUF_inst/O
net (fo=1, routed)	2.076	3.533		clk_IBUF
BUFG (Prop_bufg I_O)	(r) 0.101	3.634	Site: BUF...TRL_X0Y16	clk_IBUF_BUFG_inst/O
net (fo=60, routed)	1.652	5.286		led_driver/cpt/clk_IBUF_BUFG
FDCE			Site: SLICE_X34Y66	led_driver/cpt/q_counter_reg[14]/C
Data Path				
Delay Type	Incr (ns)	Path ...	Location	Netlist Resource(s)
FDCE (Prop_fdce C_Q)	(r) 0.518	5.804	Site: SLICE_X34Y66	led_driver/cpt/q_counter_reg[14]/Q
net (fo=2, routed)	0.866	6.671		led_driver/cpt/q_counter_reg[14]
LUT4 (Prop_lut4 I0_Q)	(f) 0.124	6.795	Site: SLICE_X35Y66	led_driver/cpt/fifo_i_7/O
net (fo=2, routed)	0.793	7.588		led_driver/cpt/fifo_i_7_n_0
LUT5 (Prop_lut5 I4_Q)	(f) 0.124	7.712	Site: SLICE_X35Y65	led_driver/cpt/fifo_i_4/O
net (fo=24, routed)	0.939	8.651		led_driver/cpt/q_counter_reg[11]_0
LUT4 (Prop_lut4 I0_Q)	(r) 0.124	8.775	Site: SLICE_X36Y66	led_driver/cpt/fifo_i_3/O
net (fo=4, routed)	0.438	9.214		fifo/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/rd_en
LUT3 (Prop_lut3 I1_Q)	(r) 0.124	9.338	Site: SLICE_X36Y67	fifo/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/grss.rsts/DEVICE_7SERIES.NO_BMM_INFO.SDP.WIDE_PRIM18.ram_i_1/O
net (fo=1, routed)	0.430	9.768		fifo/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.mem/gbm.gbm.gbmga.ngecc.bmg/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_m
RAMB18E1			Site: RAMB18_X2Y26	fifo/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.mem/gbm.gbm.gbmga.ngecc.bmg/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_m


- Validation sur la carte: mesures sur l'ILA

Liste des signaux :
color_code_in[0] : bit p de poids faible en entrée de la fifo
dout[1:0] sortie de la fifo
btn0_rise : signal de détection du front montant sur btn0 équivalent au wr_en
btn1_ibuf : signal btn1 en sortie du u buffer
led0_b_obuf, led0_g_obut : sorties de commande bleu et vert de la LED
next_onoff_state: représente rd_en de la fifo

Simulations faites avec une cible = 200 000 000


○ Validation du comportement de btn1

- appui sur btn1



lors de l'appui sur btn1 , l'entrée de la fifo color_code_in reçoit le nouveau code
si btn1 = 1 => color_code_in = "10" et color_code_in[0] = 0


- on relâche btn1



Lorsqu'on relâche btn1 , l'entrée de la fifo color_code_in reçoit le nouveau code
si btn1 = 0 => color_code_in = "11" et color_code_in[0] = 1

- Validation du changement de couleur


- Passage en bleu



La lecture de la fifo est effectuée quand $rd_en = end_cycle_onoff(next_onoffstate) = 1$. La lecture s'effectue quand la LED s'éteint sur la transition on/off

La sortie de la fifo (dout) sera mise à jour sur le cycle off/on suivant.

- Passage en vert



La lecture de la fifo est effectuée quand $rd_en = end_cycle_onoff(next_onoffstate) = 1$. La lecture s'effectue quand la LED s'éteint sur la transition on/off

La sortie de la fifo (dout) sera mise à jour sur le cycle off/on suivant.

- Validation du comportement de btn0


Afin de pouvoir mesurer le comportement du circuit suite à l'appui sur btn 0 , la synthèse à été refaite avec une cible = 200

Avec cible = 200 et une horloge = 125Mhz le temps d'allumage de la LED est de 1.6us

L'ILA prend aussi des échantillons à une fréquence de 125MHZ , il faudra 200 échantillons pour capturer un cycle d'allumage.

en échantillonnant sur une fenêtre de largeur 1024 , on peut obtenir une capture du fonctionnement du circuit après un appui sur bnt0

- appui sur btn0 avec btn1 relâché



1-L'appui sur btn 0 déclenche une détection du front montant $btn0_rise = 1$ sur une periode d'horloge


2-La fifo est lue sur la transition on/off de la led : la sortie de la fifo (dout) est mise à jour

3-L'update du led_driver est fait sur la transition off/on suivante. La LED passe de vert à bleu.

4-la lecture de la fifo est faite à chaque cycle d'allumage sur la transition on/off.

La durée d'un cycle d'éclairage est bien de 200 échantillons.

- appui sur btn0 avec btn1 appuyé



1-L'appui sur btn 0 déclenche une détection du front montant btn0_rise = 1 sur une période d'horloge

2-La fifo est lue sur la transition on/off de la led : la sortie de la fifo (dout) est mise à jour

3-L'update du led_driver est fait sur la transition off/on suivante. La LED passe de bleu à vert.

4-la lecture de la fifo est faite à chaque cycle d'allumage sur la transition on/off.

La durée d'un cycle d'éclairage est bien de 200 échantillons.

- Validation sur la carte: mesures à l'oscilloscope


Afin de mesurer plus facilement sur l'oscilloscope:

Les sorties led_g et led_b sont dupliquées et routées sur des ports user_io.

afin de pouvoir mesurer quelques cycles sur la capacité de capture de l'oscilloscope et avoir le temps de programmer la fifo en appuyant sur les boutons, la période d'allumage est réduite à 1 seconde, le cycle de comptage est donc réduit à 100 000 000

L'implémentation est refaite avec ses paramètres.

La séquence capturée a été déclenché sur un front montant de la LED V en enregistrant une séquence dans la fifo VVBBVVBB... la LED étant bleu avant le début de programmation de la séquence



- Démonstration

Après avoir resetté le circuit, on commence la programmation de la fifo avec la séquence suivante

couleur	bnt1
vert	1
bleu	0
vert	1
vert	1
bleu	0
bleu	0
vert	1
bleu	0
vert	1

On vérifie le déroulé de la séquence sur la LED 0

Conclusion

Le TP4 a permis de contrôler l'affichage de la LED en fonction d'une séquence programmée dans une mémoire fifo.